Der Motorola 68030 ist ein 32-Bit Mikroprozessor der Motorola 68000er-Familie mit einer integrierten PMMU. Der Prozessor implementiert die Harvard-Architektur. Er war ein Prozessor für Spielekonsolen, PCs und Heimcomputer.

MC68003 PGA 50MHz

Der aus 273.000 Transistoren (68EC030: 251.000) bestehende 68030 ist ein Nachfolger des Motorola 68020, der jedoch zusätzlich 256 Bytes Level-1 Datencache besitzt, in höheren Taktraten bis 50 MHz verfügbar war und den Burst-Modus für den Arbeitsspeicher-Zugriff beherrscht. Bei 50 MHz schaffte ein 68030 ca. 18 MIPS. Verfügbar waren Modelle mit 16, 20, 25, 33, 40 und 50 MHz.

Zum Einsatz kam der Motorola 68030 in vielen Computern der späten 1980er und frühen 1990er: Amiga 3000, Amiga 4000, Apple Macintosh SE/30, Apple Macintosh IIx, Apple Macintosh IIfx, Apple Macintosh IIci, Apple Macintosh IIcx, Apple Macintosh IIvi, Apple Macintosh IIvx, Atari TT, Atari Falcon, Apollo/Domain, HP 9000, NeXTcube (nur die ältere Version), Sun Serie 3.

weitere Texte

Der Motorola 68030 erhielt eine integrierte programmierbare MMU, mit deren Hilfe Virtuelle Speicherverwaltung möglich wird, und getrennte Cachespeicher für Daten (256 Bytes) und Befehle (256 Bytes). Dem 68EC030 oder 68EC040 fehlte die interne MMU.

von http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=MC68030

The MC68030 provides a code-compatible upgrade path to the MC68020. It offers enhanced performance through additional cache, a memory management unit, and a bursting data bus. The MC68EC030 offers a lower cost embedded solution by removing the memory management unit. Features

• On-Chip Memory Management Unit (MC68030)
• Internal Harvard Architecture
• 256 Byte Instruction and Data Caches
• Dynamic Bus Sizing
• Burst Memory Interface
• 18 MIPS @ 50MHz
• Available in 16, 20, 25, 33, 40, and 50 MHz
• MC68EC030 Available in 25 and 40 MHz

aus http://www.faqs.org/faqs/motorola/68k-chips-faq/index.html

MC68030:

The MC68030 is essentially an improved 68020. The MC68030 incorporates a paged memory management unit (MMU) and 256 byte instruction and data caches (modified Harvard Architecture). The internal MMU implements most of the functions of the MC68851 MMU. Two 64 bit, three 32 bit and one 16 bit registers have been added for MMU control functions. The improved bus interface supports „burst mode“, asynchronous and synchronous memory accesses as well as dynamic bus sizing support. The Burst Mode fills the data and instruction caches with bytes from external memory independently with four accesses in a row. Many functions of the 68030 operate in parallel increasing throughput. The 68030 can switch between synchronous and asynchronous modes „on the fly“. The '030 is a device useful for new designs and is available in PGA and surface mount packages up to 50 Mhz.

• pcn_r00283_f91c.pdf Maskwechsel F91C

• siehe Datenblatt / besser Bild u/o Tabelle

• Nachweise
  • http://de.wikipedia.org/wiki/Motorola_68030
  • http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=MC68030
  • http://www.faqs.org/faqs/motorola/68k-chips-faq/index.html
  • http://www.cpu-world.com/CPUs/68030/