Dieser Baustein enthält einen 1 aus 8 Decoder. Sind die Freigabesignale !E1=1, !E2=1und E3=0 .. also inaktiv, dann sind alle Ausgänge Q0 bis Q7 logisch 1. Werden alle Freigabesignale aktiviert, dann bestimmen die Eingänge A2, A1 und A0, welcher der Ausgänge Q0 bis Q7 auf logisch 0 geschaltet wird. Aus der folgenden Tabelle kann die Zuordnung erkannt werden ..

Wie der Tabelle zu entnehmen ist, kann durch die Eingabe einer binären Zahl zwischen 0 und 7, an den drei Eingängen A2, A1 und A0, ein einzelnes Signal an den Ausgängen Q0 bis Q7 mit 0 aktiviert werden. Welcher Ausgang betroffen ist, gibt die Dualzahl der Eingänge an. (Binärzahl- zu Einzelsignalwandler). Der Baustein kann zur Adreßdecodierung in Computersystemen verwendet werden. Der Adreßbus wird mit drei Bits am 74_138 Baustein angeschlossen, und kann nun über eines der Ausgangssignale einen Speicherbaustein freigeben. Ein ähnlicher Baustein ist der 74_139.

Durch die Mehrfachfreigabe-Möglichkeit an !E1, !E2 und E3 können über eine Kaskadierung des 74_138 zusammen mit einem Inverter, bis zu 1 aus 32 Decoder aufgebaut werden. Soll nur ein Freigabeeingang benutzt werden, müssen die beiden anderen, fest an ihr Aktiv-Potential angeschlossen werden.

• Quelle: http://www.goblack.de/desy/digitalt/ttl_ls/ls_138.htm
• Datenblatt

• interne Links: Einkaufshinweise und Logic-Gatter